2 COS COj 1 Коэффициенты деления второй группы, состоящей из блоков 23-25, равны: т Р и г. (4) (5) ;. ill coscoi- a т F И. Коэффициенты деления третьей Группы, эстоящей из блоков 26-28, равны: Т,, г,, 5п cos т„ Гн fr. «12 Cds WIT УН fr "/>2 COS Ш1т;„ Гн - интервал интегрирования, РГ - частота генератора тактов, I. Ii2, 22 - весовые коэффициенты, Тп - время заде;ржки. Коэффициенты деления устанавливаются с эмощью блока 31 установки коэффициентов еления. Одна ордината спектральной плоскости опеделяется за время, равное длительности еализации сигнала x(t). Каждая следую,ая ордината спектральной плотности, соотзтствующая частоте Шъ определяется аналоf4HHM образом, при этом коэффициенты дегния блоков 20-28 устанавливаются согласэ формулам (1-9), в которых coi заменяет1 на сог. Результат измерения каждой ордиаты фиксируется индикатором 53. Предмет изобретения Измеритель спектральной ллотно сти, согржащий входное, реги1стрирующее и управляющее устройства, отличающийся тем, что, с целью повышения точности и быстродействия измерения, выход каждого временного кванхователя блока дискриминации соединен соответственно с одним яз входов первых триггеров всех каналов блока электронно-дискретной задержки, а ко вторым входа;М каждого триггера блока электропподискретной задержки подсоединен выход устройства -постоянной задержки блока управления н синхронизации, при этом выходы триггеров первого и второго каналов блока электронно-дискретной задержки лодключены к одни1М из входов четырех схем совпадения соответствующих каналов арифметического устройства, вторые входы схем совпадения соединены с выходами временных квантователей блока дискриминации, третьи входы схем совпадения и входы дискриминаторов знакового соответствия подключены к коммутатору, а четвертые входы схем совладения подсоединены к генератору тактов блока управления и синхронизации через соответствующие делители частоты, соедлненные с выходами блока установки коэффициента деления, причем -все выходы схем совпадения через схему сборки имлульсов соединены с однИМ из входов реверсивного счетчика, второй вход которого подсоединен через вторую схему сборки имлульсов ic выходами дискриминаторов знакового соответствия арифметического устройства."/>