), то производится возврат токов выборки к первоначальному значению и подача новых контрольных циклов обращений с изменением токов выборки в противоположном направлении до тех пор, пока не будет найден максимумП-МАКСЕсли и здесь при 2 контрольных циклах отношение rM -COnst, то блок режима25 (по команде с блока сравнения 13) переводит схему ЗУ в режим работа Количество контрольньгх циклов обращений может быть различным и определяетсл. тем, насколько начальное значение токов вы-борки удалено от оптимального. Максимаатьное количество контрольных циклов адаптации равно всем возможнь м комбинациям реверсивного сЧетчика 18, т. е, 2, j Число разрядов преобразования пх в блоке |адапташш 7 определяет точность установки настраиваемого параметра; Практ11чески впод не достаточно иметь tv 4T5s так как в 1 случае точность установки токов вЫ. 1борки на максимум отноидения еигнал/по-меха составит i-{9,5)%. Таким образом, перед началом работы,,а затем периодически блок управления 4 настраивается на максимум отношения сиг™ |н ал/помеха для любь5х внешних условий раб :ты. Однако для различных внешнюс условий мож.вт потребоваться различный оптнмалъны. режим работы усилителей считывания блоков 1запис1 воспроизведе1« я 6.Действительно, оптимальное значение порога дискримш15ййи Е|чможет быть ра-зличным в зависимости от : имеющих место..j -ых внеияшх условий..Поэтому при работе с фиксированньш значением-порога Е область работоспособности ограничена возможностью сбоев при таких J fn -bix внешних условиях, ковда ное значение порога Е сильно отличает.. ся от фиксированного значения Е „ф. Поэтому для дальнейшего расширения области работоспособности ЗУ необходимо пЬред на«чалом работы настраивать не только токи |выборки адресного блока утфавления 4, но и порог дискриминации усилителей воспроиз.Ведения в разрядном блоке записи-воспроизведения 6. Для этого после настрой Ш, блока адаптации 7 на оптимальное значение оков вы.борки необходш.10 амплитуды ci. лов Е и Е, хранящиеся в цифровой форме ;соответственно в преобразователе амплиту- ; да-код 9 Ирегистре делителя Ю. подать на сумматор 21 {формула 1), а его выход Через преобразователь код-напряжение 2О I ПОДКЛЮЧИТЬ к входу, управляющему порогом дискриминации (или коэффтшентом ус1.1ления усилителей воспроизведения разрядного блока записи-восгфоизведения 6 (щина 30). Следовательно.для любых внешних условий работы (температуры, напряжений питания накопителя) реализуется i наилучший реЖ1Ш воспроизведения информации, так как обеспечивается максимальное отношение сигнал/пемеха, а порог дискриминации всегi да выбирается посередине между полезньп 1 сигналом и помехой (формула 1). Поэтому предложенное устройство позволяет полностью использовать физические возможности элементов памяти, обеспечивая максималь- ;но достижимую область работоспособности ЗУ, Предмет кзобретения Запоминающее устройство, согГержашее на/копитель, соединенный с блоком сиюсрониэа«ии, выход которого соединен с адресным |блоком Ipaвлeния, блок эапнси-воспроизве ;дения, соединенный с накопителем и блоком синхронизации, отличающе е я |тбм, что, с целью повышения надежности/ в устройство введены дополнитачьный блок СИ1Ь хронизацин, состояийий из генератора контрольк.к обращений, счетчика контроль обращений и блока режима, блок адаптаi,,,, содерх ащиГ усилитель воспрЬизведения.;преоёразоБатель амплитуда-код, регистр делителя, блок деления, буферный регистр, бло1с сравнения, триггер, элемент ИЛИ, иваэлемента И, реверсивный счетчик, два прёобразователя код-напряжение, сумматор.ТФИдчем вход обращение запоминающего устрой.. соединен с входом блока реишма, выхО, ГхОторого подключены к входу основного д,,,. сшщюн зашш, входу генератора так:, контрольных обращений и входу адрес ого блока управления, выходы генератора соединены с входом счетчика контрольных о6ращениЙ5 выходы которого подключены |с управляющим входам блока режима, выход дополнительного разряда накопителя через iycT-щитель воспроизведения соединен с преобразователем амплитудаг-код блока адаптаЕпи, выходы преобразователя амплитуда-код подюпочены к входам ;блока деления и ре1истра делителя; выход блока деления сое-.en с одним из входов блока сравнениям входом бу(ерного регистре, выход которого |годключен к другому входу блока сравнения, вь5ход котого подключен к первому входу элемента ИЛИ, другой вход которого соединен с выходом блока режима, а выход элемента ИЛИ соединен со счетным входом триггера, выходы триггера подклкзчены к первым входам элементов И, вторые входы которых соед}тены с выходом генератора дополнительного блока синхронизации, а выходы элементов И соединены со входами соответственно сложения и вычитания реверсивног-о счетчика, выход реверсивного счетчика через первый преобразователь коД онапряжение соединен с уп1завлягощим входом адресного блока управления; входы сумматора соединены с выходами преобразователя амплитуда-код и регистра делителя, вьтходы сумматора соединены со входами второго преобразователя код напряжение, выход которого подклю-чен к входу записи-воспроизведения."/>