управляет загшсью коца приращений лХ и Д У в тре тьи регистры 22 и 23, зпписью кодов щгфровой ступенчатой функции (6) и (7) во внутреннее дополни тельных регистрах 39 и 40 первых цифро-аналоговых прообразователей 13 и 14, работой интегI aTopoB 26 и 27 и блоков 17 и 18 памяти. После появления импульса начала линии блок 34 управления включает коммутаторы 7 и 8 в режим пропускания ко- дов с выхода первых умножителей 3 и 4 Им же прс 1звоаится перезапись во вторы регт{стры 11 и 12 кода Х и Уд при вы полнении вьгчислителями 9 и 10 функции, После эАЛУ 9 и 10 усганавливаетс. В момент -L первый импуль серии 2 ощшвреметш переписывает во внутренние дополнительные регистры 39 и 4О первых ЦАП 13 и 14 кодьт значения цифровой функции (б) и (7) и в третьи регистры 22 и 23 - коды оргогонаЛ1 )Ных ДХ и Д У полных приражений Aoi Этим же импульсом размыкаются ключевые элементы 43 и 44 блоков 17 и 18 памяти. По заднему фронту ил нульса замыкаются ключевые эпвмег1ты 43 и 44, включаются интеграторы 26 и 27 и начинается формирование пилообразного сигнала (8) и (9) по каждой из координат с амплитудой, равной приращению miфровой ступенчатой функщш (6) и (7). Во время формирования пилообразного сигнала вычислители 9 и Ю вычисляют следутощий код цифровой ступенчатой функ ции (6) и (7) F С ± D, который ВТОрым импульсом серии f записывается во вторые регистры 11 и 12 и, вслед за этим, npotiycKaeT вычиспенныт первыми умножителями 3 и 4. при поступлении того, же импульса f код йХ и &У слеоующего приращения цифровой ступенчатой функции (6) и (7). Передним фронтом второго импульса серии обнуляются ингеграторы 26 и 27, размыкаются ключи 43 и 44 блоков 17 и 18 памяти в дополнительные регистры 39 и 40 первых ЦАП 13 и 14 заносигся новый код цифровой ступенчатой функции (6) и (7), а в третьи реггГстры 22 и 23 - коа нового прирашения &Х и ДУ. После окончании этого импульса начинается фop 4цpoвaниe нового пилообразного сигнала относительно jiOBoro уровня цифровой функции. Далее формирование rto1312 лных.гфирашего5й цифровой ступенчатой функции и сглаживания ее сигналом интегратора происходит аналогично. Блок 36 синхронизации считает импульсы серии f и после прохождения их числа, равного (в + 1) (где в - число, aam-rcafmoe в В старших разрядах кода oL), выдает на блок управления соответствующий логический сигнал (момент -i ). При нулевом числе, содержащемся в В старших разрядах кода, режим воспроизведения остаточного участка устанавливается сразу же. В интервал времени 5- t, при формировании последнего из полных пилообразных сигналов через вычислители 9 и 10 (режим F О) на входы третьих регистров 22 и 23 поступает код слео ющего полного приращения по каждой из координат. После записи этого коца и начала формироваштя пилообразного сигнала по Каждой из координат (момент t) блок 34 управления включает компаратор 31, который определяет момент павенствн большего пилообразного сигнала, проходящего через третий коммутатор 32, и уровня, равного ЛХ, и,ли. В момент равенства этих сигналов ( - ) компаратором 3 1 выключается подсвет электроннолучевой трубки. В интервале времени -L g вычис.пители 9 и 1О выполняют функции; F С. Таким образом, следующий импульс серии €( момент tg ) перезаписьюает во вторые регистры 11 и 12 ранее находившийся там код. В интервале времени ig-Ь вычислители 9 и Ю выполняют функцию F О, гак что импульс серии f(момент feg ) записывает в третьи регистры 22 и 23 по каждой из координат нулевой код. Однов земенно этим же импульсом, как и ранее, обнуляются интеграторы 26 и 27 и размыкаются на время переходных процессов ключевые элементы 43 и 44 блоков 17 и 18 памяти по каждой из координат, После момента времени t вычислители 9 и 10 выполняют функцию F,С +1), причем на первый вход через коммутаторы 7 и 8по каждой из координат подается код йХр) и ДУя с выхода вторых умножителей 5 и 6, На выходе вычисл1ттелей 9и Ю формируется код, соответствующий конечной точке отображения вектора, который импульсом в момент 4;-,, записывается во вторые рептстры 11 и 12, а в момент b-t- - в дополнительные регистры 39 и 4О первых ЦАП 13 и 14. При этом луч ЭЛТ кодом устанавливается в конечную точку отображенниго 136 вектора и блоком 34 управления включается подсвет трубки. Пос;кЦНИИ импульс серии f выцеляегся блоком 34 управления как импульс конца линии и может быть использован для установки в исходное состояние всех элементов устройства и выдачи на любые внешние вычислительные и управляющие блоки. Работа устройства при отображении линий развертки аналогична работе при отображении векторов вторично: информации с тем лишь отличием, что в соответствии с масштабирующим коэффициентом К изменяется частота импульсов на выходе делителя 35 частоты и устана вливаются другие постоянные времени ин теграторов 26 и 27 по каждой из коор танат. Таким образом, использование прецлагаемого устройства позволит отображать на экране ЭЛТ векторы вторичной инфор мадии с большей скоростью,что в сочетании с сохранением возможности воспро изведения линий первичной развертки в этой же структуре удовлетворяет требова ниям, предъявляемым к устройствам отображения информации радиотехнических информационных систем., при условии, что современные ЭЛТ обеспечивают элементов разрешения на диаметр трубки, код длины вектора должен выражаться 11-разрядным Кодом. Если из них, например, разрядов испотьзовать как старшие и по ним формировать цифровую ступенчатую фушщию (6) и (7), а 4 разряда использовать как младшие и по ним формировать пилообраз ные сглаживающие сигналы (максимальной величины 2 16 элементам разрешения экрана ЭЛТ), то время отображени вектора максимальной длины (cL.lllllllllll) составит при f l,5 мГц т« - пе gOfAKt -f,5 -10 « Формула изобретения Устройство для отображения графической информации на экране электроннолучевой трубки, содержащее по каждой из координат первые цифро-аналоговью прео разователи и усилиг1&ль ПОСТОЯННОГО) тока подключенный к отклоняющей системе : 314 электроннолучевой трубки, блок управления, первый вход которого соединен с кодовой шиной данных, являющейся первым входом устройства и подключенной к первому входу блока синхронизации, второй вход блока управления подключен к кодовой шине адресов, явл5пощейся вторым входом устройства, отличаю- щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены по каждой из координат первые реги:;тры, входы которых соединены с кодовой шиной данных, первые и вторые умножители, первые входы которых соединены с выходами nepBbtx регистров, вторые регистры, выходы которых подключены к входам первых цифр.о-аналоговых преобразователей, коммутаторы по коорцинатам X и У, первые вход1 1 которых с кодошой шиной данных, вторые входы - с выходами первых умножителе, третьи входы - с выходом вторых умножите юй, вычислители, первые входы которых соединены с выходами коммутаторов по координатам X и У, вторые входы - с выходами вторых реп стров, а выходы подключены к входам вторых регистров, послецовательно.сое- днне1шые сзгмматор к блок памяти, выход которого подключен к вховдг усилитеЛя ПОСТОЯННОГО тока, первые вхоцы сумматоров соединены с выходами первых цнфро-аналоговых преобразователей, а также последовательно соединенные интегратор, вторые цифро-аналоговые преобразователи и третьи регистры, входы которых соешгаены с выходами вычислителей, выходы интеграторов соединены с вторыми входами сумматоров, компаратор, выход которого подключен к модулятору электрсжнолучевой трубки, первый коммутатор, вхоцы которого соединены с соответствующими выхоцамн вычислителей, чегвергый регистр, вход которого соецннен с выходом первого коммутатора, и третий цифро-аналоговый преобразователь, вход которого соединен с выходом четвертого регистра, а выход соединен с первым компаратора, второй коммутатор, входы которого поцключены к соогветствутошим выходам интеграторов, а выход - к второму входу компаратора, пятый регистр, вход которого соеоинен с кодовой шиной данных, а выход - с вторым входом вторых умножителей, делитель частоты, вход которого является третьим входом устройства, а выкод соединен с вторым входом блока синхронизации, с вторым входом первых умножителей и третьим входом блока управления, причем выход 1594021316 бпокл синхронизации пооключен к четвер-1. Авторское свицетельсгво СССР тому входу блока управления.N 542841, кл, G Об К 15/20, 1975, Источники информации,2. Пауент США К 4115863, принятые во внимание при экспертизекл. 364-52, опублик, 1979 (прототип) "/>