П )х) оо I х| «2 у-ц.... 1Х| 1 |x)s4 функциональные возможности за счет реализации указанных функций; сэкономить память, предназначенную для хранения соответствующих стандартных подпрограмм и констант; повысить производительность ЭВМ за счет сокращения в 1,,0 раза времени вычисления этих функций; уменьшить в раз загрузку арифметического устройства; повысить производительность ЭВМ за счет исключения затрат времени на вызов той или иной стандартной подпрограммы из внешней памяти в оперативную; повысить надежность ЭВМ и достоверность результатов вычислений как за счет экономии памяти для подпрограмм, так и за счет повышения производительности. Таблица 1 k 98370716 15 Таблица 2 «f() -tx) -{х)X (х) V( 2i -l1 1 () т а U л и ц А 3 ( х) 1х«Л (xV -(xV ( агс,1пххх.2-1Ьа -|тТтТТ X. 2U-U shx J, Vi2I-().{ с 9 ch X ct, Ь$ J.(2i - Т) 1; п i:xn-(2i-i) arsh х- i.г II Lx j-A/:i-lj..l: :lliA-j.2hl2i±Tl sin X, sh X, arcsin, arshx cos X, ch X, (1±хИ Ux x In Формула изобретения 1, Устройство для вычисления элементарных функций, содержащее два накопительных регистра, сумматор, первый умножитель, схему сравнения, формцрователь импульсов сброса, блок управления и блок памяти, причем управляющие рходы первого и второго накопительны регистров соединены соответственно с первым и вторым выхода ми блрка управления, третий и четвер тый выходы которого соединены с управ ляющими входами соответственно сумматора и первого умножителя, выход которого соединен с информационным входом второго накопительного регистра, первым информационным входом суммато ра и первым входом схемы сравнения, выход которой через формирователь импульсов сброса соединен с первым Продолжение табл. 5 -Ь1f -,:)( -5 х-2 х- 2 i 2 -5 -а -6 г 2 i 2 i. 2-Таблицаб 2K.2K+1 К -Н - X. 2 2 входом блока управления, второй информационный вход и выход сумматора соединены соответственно с выходом и информационным входом первого накопительного регистра, установочный вход которого соединен с выходом второго накопительного регистра и первым информационным входом первого умножителя, отли чающееся тем, что, с целью расширения класса peiiiaемых задач за счет возможности дополнительного вымисления устройством тригонометрических, гипе эболимеских и логарифмических функций, в него введены второй умножитель, регистр операции, дешифратор операции, счетчик, коммутатор, три блока памяти, регистр констант, регистр псевдоаргумента и регистр ошибки, выход которого соединен с вторым входом схемы сравнения, управляющие входы регистра ошибки, второго умножителя, счетчика, комму,татора, регистра констант и регистра псевдоаргумента соединены соответственно с пятого по десятый выходами блока управления, второй вход которого соединен через дешифратор операции с выходом регистра операци1, выход счетчика соединен с инфор мационным входом коммутатора, выходы с первого по четвертый которого соединены с входами соответственно с первого по четвертый блоков памяти, выходы которых соединены с первым ин формационным входом регистра консттант, второй информационный вход которого соединен с выходом регистра псевдоаргумента и первым информацион ным входом второго умножителя, второ информационный вход которого соедине с выходом регистра констант, выход BTCiporo умножителя соединен с информационным входом регистра псевдоаргу мента, выход которого соединен с установочным входом второго накопитель ного регистра, второй информационный вход первого умножителя соединен с выходом второго умножителя. 2. Устройство по п. 1, о т л и чающееся тем, что блок управ ления содержит генератор импульсов, формирователь синхроимпульсов, три сдвиговых регистра, пять триггеров, десять групп элементов И, три элемента ИЛИ и два элемента И, входы первого и второго элементов ИЛИ и первые входы элементов И с первой по пятую групп соединены с вторым входо блока управления, выход генератора импульсов соединен с входом формирователя синхроимпульсов, выходы с первого по четвертый которого соединены с входами третьего элемента ИЛИ выход которого соединен с синхровходами регистров сдвига, выход переполнения первого регистра сдвига соединен с первыми входами первого и второго элементов И, вторые в)рды ко торых соединены с выходами соответст вующих элементов ИЛИ, выход первого элемента И соединен с информационным входом второго регистра сдвига, выход переполнения которого подключен к информационному входу третьего регистра сдвига и выходу второго элемента И, выходы разрядов с первого по пятый третьего регистра сдвига соединены с первыми входами соответстг венно с первого по пятый триггеров, вторые входы которых подключены к первому входу блока управления,выходы первого и второго разрядов первого регистра сдвига соединены с вторыми входами элементов И соответственiно первой и второй групп, выход первого триггера соединен с вторыми входами элементов И третьей группы, третьи входы которых соединены с четвертым выходом формирователя синх«роимпульсов, выход второго триггера соединен с вторыми входами элементов И четвертой и пятой групп и первыми входами элементов И шестой руппы, вторые входы которых соеди, с первым выходом формирователя синхроимпульсов, третьими входами эле ментов И четвертой и пятой групп и первыми входами элементов И седьмой группы, вторые входы которых соединены с выходом пятого триггера, четвертые входы элементов И пятой группы соединены с вторым выходом формирователя синхроимпульсов, четвертый выход которого соединен с первыми входами элементов И восьмой группы, вторые входы которых соединены с выходом третьего триггера, выход четвертого триггера соединен с первыми входами элементов И девятой и десятой групп, вторые входы которых подключены к третьему выходу формирователя синхроимпульсов, выход первого разряда первого регистра сдвига соединен с первым, вторым, третьим, четвертым, шестым и девятым выходами блока управления, выход третьего разряда первого регистра сдвига соединен с первым выходом блока управления, выходы разрядов с первого по третий второго регистра сдвига соединены соответственно с девятым, шестым и десятым выходами блока управления, выходы элементов И первой группы, соединены с седьмым выходом блока управления, с вторым выходом ко- торого соединены выходы элементов И второй группы, выходы элементов И третьей группы соединены с восьмым выходом блока управления, шестой, выход которого соединен с выходами элементов И четвертой и шестой групп,i, выхЬды элементов И пятой группы соединены с седьмым выходом управления, четвертый, второй, третий и первый выходы которого соединены с выходами элементов и 98370721 соответственно восьмой, девятой, десятой и седьмой групп. Источники информации, 538366 кл. GОб F 7/556, 1976 внимание при экспертизе 5 (прототип). принятые во 1.Авторскоесвидетельство СССР ° 595738. кл. GОб Р, 1978. 2.Авторскоесвидетельство СССР ff/M t jft yfO&UfMt/jr i2LJ l ijlOM, fi /fOMO Z- Sfd tmeMfta. 19 Фа.г Вт fjroifu fff /fiff I y,fftT ff y ifSMttyS f-«1 - r l ffjfff/ta л, /4«иу7о JffjfffiiyS"/>