.- - этот момент сбрасывается в исходное состояние интегратор, переключается в режим прямого интегрирования интегратор 3 ФЯ2(фиг.2в), заканчивается временной интервал Ц, начинается Работа последующих функциональных ямеек происходит аналогичным образом в соответствии с временными диаграммами фиг.2. Временной интервал t за канмивается- в момент срабатывания ко паратора, который перек.пюмает триггер 5 закрывающий ключ.обе спечивая повторение цикла преобразоа вания (интегрирования в прямом направ лении;, При этом временной интервал t можно представить в виде г.... U) а л--.,.. Си - постоянные времени интеграторор 3 Зи функциональных яче ек ФЯ. ФЯа,....ФЯ( Учитывая (3} и (i) выражение (2) при нимает вид. - - (5) ЧТу rXoHi itoMi. XovHil. ЧТИ гдеСтт;.-:.Га...гТк. Наличие сумматоров на входах интеграторов и компараторов позволяет наращивать число пе.оеменных, входящих в выражение (.5). Рассмотренная структура Функционального преобразователя обеспечивае выполнение дополнительных операций умножения, деления и увеличения числа переменных величин с помощью последовательно включенных однотипных функциональных ячеек, построенных на аналоговых микросхемах средней степени интеграции меньшей стоимости по сравнению с аналоговыми схемами, формирующими Т€ же функции. Технико-экономический эффект от применения предлагаемого преобразователя состоит в уменьшении количест ва дорогостоящего оборудования при построении преобразователей, выполняющих широкий класс множительно-де лительных операций. Формула изобретения Функциональный преобразователь, содержащий.два интегратор а, между входом и выходом каждого из которых включен разрядный ключ, выходы интеграторов подключены к информационным входам соответствующих компараторов, управляющие входы которых подключены к выходам соответст0у|х:1их сумматоров опорных величин, входы ко торых подключены к соответствующей группе входов опорных величин преобразоватеЛя, первый и второй сумматоры входных переменных, входами подключенные к соответствующей группе входов входных переменных преобразователя, от л,и ч а ю щ и и с я тем, что, с целью расширения класса решаемых задач, в него введены п-1 интеграторов, где п-число входных переменных, триггер, п-1 компарато-,.. ров5 п-2 разрядных ключей,И+1 управляющих ключей, п-1 сумматоров опор ных величин и п-1 сумматоров входных переменных, причем выход п+1-го сумматора входных переменных соединен с первым входом п+1-го интегратора, второй вход которого соединен с выходом ni-i-ro управляющего клоча, управляющий вход которого соединен с первым выходом тригггр.а, первы1й. вход которого соединен с выходом п+1-го компаратора, являющимся выходом преобразов1ателя, управляющий вход п+1-го компаратора подключен к. шине уровня ограничения преобразова-, теля, второй выход триггера подключен к первому управляющему входу первого разрядного ключа, выходы n-2-x разрядных ключей соединены соответственно с выходами n-2-x интеграторов, вь1хоАЫ |-х (i-l, 2,...п) компараторов соединены со вторыми управляюодими входами i-x разрядных ключей и первыми управляющими входами (, 2,... п+1) управляющих ключей, вторые управляющие входы которых подключены соответственж к первым управляющим входам i JJразрядных ключей, информационныевходы К-х управляющих ключей подключены соответственно к выходам К-х суйматрров входных переменных и п+1-го сумматора опорных величин, выходы J-X компараторов,2,...п-1) подключены соответ-ственно к первым управляющим входам последующих j+1-x разрядных ключей, а выход п-го компаратора соединен со вторым входом триггера, выходы бх интеграторов б З,,...п+1) соединены соответственно со входами L-X компараторов, а выходы К-х управляющих ключей соединены соответственно со входам К-х интеграторов. Источники информации, принятые во внимание при экспертизе 1.Патент США №,, кл. 332Й, опублик. 19б2. 2,Авторское свидетельство СССР № 8092«1, кл.П 06 г, 7/26, 1979 (прототип). Фиа.1 XHffL XUHT,, 1 Xoni s KuHTr Xon.f / Кинц Xofin -e I I -1tx Фиг.2"/>